Phần mềm Quartus 15 cho Altera FPGA

-

Quartus: https://downloads.intel.com/akdlm/software/acdsinst/15.0/145/ib_installers/QuartusSetup-15.0.0.145-windows.exe

ModelSim: http://download.altera.com/akdlm/software/acdsinst//15.0/145/ib_installers/ModelSimSetup-15.0.0.145-windows.exe

MAX10: http://download.altera.com/akdlm/software/acdsinst/15.0/145/ib_installers/max10-15.0.0.145.qdz

Nhận xét

Đăng nhận xét

Bài đăng phổ biến từ blog này

Một số nguyên tắc khi đặt tên tín hiệu, biến trong VHDL và Verilog

-
 Đây là 1 chia sẻ của 1 Digital Designer có kinh nghiệm lâu năm. Những quy tắc này được khuyến khích cho cả VHDL và Verilog để đảm bảo tính nhất quán. Ta sẽ được 3 lợi ích chính sau khi áp dụng những quy tắc này: 1. Code dễ đọc và dễ hiểu hơn 2. Cải thiện tư duy khi viết code 3. Code sẽ ít bị lỗi hơn Về vấn đề đặt tên các tin hiệu, biến: Tiền tố (Prefixes): ta sẽ thêm các tiền tố sau ở trước tên tín hiệu, biến tương ứng      i_ Input signal      o_ Output signal      r_ Register signal (has registered logic)      w_ Wire signal (has no registered logic)      c_ Constant      g_ Generic (VHDL only)      t_ User-Defined Type Tiền tố i_ và o_: Đây là phong cách quan trọng nhất mà bạn nên áp dụng! Quá nhiều kỹ sư thiết kế không cho biết tín hiệu của họ là đầu vào hay đầu ra từ một entity/mô-đun. Có thể rất khó khăn và khó chịu khi xem qua code để xác định hướng của tín hiệu. Ngoài...
ĐỌC »

Hướng dẫn dùng Modelsim để mô phỏng cơ bản

-
Hình ảnh
 Chúng ta có thể sử dụng bản Modelsim-Altera được tích hợp sẵn khi cài đặt Quartus II. Ta sẽ thiết kế 1 cổng AND bằng VHDL, viết testbench cho nó và mô phỏng. Đầu tiên ta tạo 2 file: and_gate.vhd chứa code VHDL thiết kế cổng AND và and_gate_tb.vhd chứa testbench. and_gate.vhd: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 library ieee ; use ieee . std_logic_1164 . all ;   entity and_gate is    port (      input_1    : in   std_logic ;      input_2    : in   std_logic ;      and_result : out std_logic      ); end and_gate;   architecture rtl of and_gate is    signal and_gate : std_logic ; begin    and_gate   <= input_1 and input_2;    and_result <= and_gate; end rtl; and_gate_tb.vhd: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 ...
ĐỌC »

Sự khác nhau giữa 2 giao thức SPI và I2C

-
Hình ảnh
 SPI SPI được phát triển trong thập niên 1980 bởi Motorola như là 1 cách để giao tiếp giữa những vi điều khiển đời đầu của họ với những ngoại vi onboard như là EEPROM. Motorola, cũng như bất kỳ tổ chức nào khác, duy trì bất kỳ hình thức tiêu chuẩn hóa nào của giao thức SPI. Do tiêu chuẩn "de facto" này, việc triển khai có thể khác nhau giữa các nhà sản xuất. Hãy chắc chắn rằng bạn đọc kỹ datasheet cho từng phần liên quan đến SPI!  SPI dùng 4 đường tín hiệu tích cực (không bao gồm nguồn và đất) để giao tiếp giữa các phần. - SCLK: Serial Clock (điều khiển bởi master) - MOSI: Master Out Slave In (điều khiển bởi master) - MISO : Master In Slave Out (điều khiển bởi thiết bị slave) - SS: Slave Select (điều khiển bởi master) Với 4 tín hiệu này, 1 thiết bị điều khiển (master) có thể giao tiếp với những thiết bị ngoại vi khác (slave) Kết nối SPI kiểu điểm-điểm Trong khi ta chỉ có 1 master trên SPI bus thì ta có thể thêm số lượng bất kỳ các ngoại vi. Với mỗi ngoại vi thêm vào thì ta ph...
ĐỌC »