Hướng dẫn setup text editor Geany

-

 Tải Geany tại: Releases | Geany

Cài Plugins cho Geany: Plugins for Geany [downloads]

Nhận xét

Đăng nhận xét

Bài đăng phổ biến từ blog này

Hướng dẫn dùng Modelsim để mô phỏng cơ bản

-
Hình ảnh
 Chúng ta có thể sử dụng bản Modelsim-Altera được tích hợp sẵn khi cài đặt Quartus II. Ta sẽ thiết kế 1 cổng AND bằng VHDL, viết testbench cho nó và mô phỏng. Đầu tiên ta tạo 2 file: and_gate.vhd chứa code VHDL thiết kế cổng AND và and_gate_tb.vhd chứa testbench. and_gate.vhd: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 library ieee ; use ieee . std_logic_1164 . all ;   entity and_gate is    port (      input_1    : in   std_logic ;      input_2    : in   std_logic ;      and_result : out std_logic      ); end and_gate;   architecture rtl of and_gate is    signal and_gate : std_logic ; begin    and_gate   <= input_1 and input_2;    and_result <= and_gate; end rtl; and_gate_tb.vhd: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 ...
ĐỌC »

Một số nguyên tắc khi đặt tên tín hiệu, biến trong VHDL và Verilog

-
 Đây là 1 chia sẻ của 1 Digital Designer có kinh nghiệm lâu năm. Những quy tắc này được khuyến khích cho cả VHDL và Verilog để đảm bảo tính nhất quán. Ta sẽ được 3 lợi ích chính sau khi áp dụng những quy tắc này: 1. Code dễ đọc và dễ hiểu hơn 2. Cải thiện tư duy khi viết code 3. Code sẽ ít bị lỗi hơn Về vấn đề đặt tên các tin hiệu, biến: Tiền tố (Prefixes): ta sẽ thêm các tiền tố sau ở trước tên tín hiệu, biến tương ứng      i_ Input signal      o_ Output signal      r_ Register signal (has registered logic)      w_ Wire signal (has no registered logic)      c_ Constant      g_ Generic (VHDL only)      t_ User-Defined Type Tiền tố i_ và o_: Đây là phong cách quan trọng nhất mà bạn nên áp dụng! Quá nhiều kỹ sư thiết kế không cho biết tín hiệu của họ là đầu vào hay đầu ra từ một entity/mô-đun. Có thể rất khó khăn và khó chịu khi xem qua code để xác định hướng của tín hiệu. Ngoài...
ĐỌC »

Cơ bản về FPGA: Khái niệm FPGA và ASIC

-
Hình ảnh
1. FPGA là gì??  FPGA là viết tắt của Field Programmable Gate Array, tạm dịch sang tiếng Việt là một loại vi mạch dùng cấu trúc mảng phần tử logic có thể lập trình được.  Hay có thể hiểu nôm na nó là một loại chip trắng cho phép người dùng có thể tái cấu hình lại kiến trúc theo ý người dùng để thực thi một chức năng cụ thể.   Các phần tử logic ở đây chính là các cổng logic (AND, OR, NOT, NAND, NOR...), các Look-up-table, các Flip-flop (RS, RSH, JK, D, T). Ta có thể viết code để hiện thức hoá những kết nối vật lý (với dây dẫn) giữa những phần tử này và thực hiện các chức năng mong muốn.  Như ta thấy trong hình ở đầu bài thì FPGA chính là con chip ở giữa board, còn những phần tử khác là ngoại vi được kết nối với FPGA để ta có thể dễ dàng phát triển. 2. ASIC là gì?? ASIC là viết tắt của Application Specific Integrated Circuit. ASIC về lý thuyết là giống với FPGA, trừ 1 điểm là nó được sản xuất như 1 mạch tuỳ biến. Điều đó có nghĩa là khác với FPGA thì ASIC không kh...
ĐỌC »